在Verilog中c<=((a-b)*(a-b)-10'd10)>>2;需要几个时钟周期完成，在modelsim中只要一个时钟周期，对吗？
1个回答
展开全部
Modelsim中是一个周期完成，但是实际电路中要看你乘法器的选择。
追问
谢谢，用的应该是cyclone中的嵌入式的乘法器，这在实际的电路中运行的话是不是也可以在一个周期中完成呢？还有,虽然c=(a-b)*(a-b)一定是正数，但是a-b可能小于0，这种情a-b<0的情况，c的值会出错吗?
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
