有关quartusII 8.0模块化设计是总线标号的问题
用quartus已经快一年了，从来没有遇到这种问题，请高手赐教。我使用的是top--down的设计方法，先用vhdl编辑所有小模块，然后再将模块连接起来。因为模块较多，所...
用quartus已经快一年了，从来没有遇到这种问题，请高手赐教。
我使用的是top--down的设计方法，先用vhdl编辑所有小模块，然后再将模块连接起来。因为模块较多，所以我用了总线标号的办法，即把相对应的接口用相同的标号注明，类似于Protel中的标号方式，但是在编译时老是报错，Error: Width mismatch in port "address[7..0]" of instance "inst3" and type lpm_rom1 -- source is ""address[8..0]" (ID delta_convertor:inst2)"。不知道是怎么回事，这只是其中的一个错误，总共有27个错误，所有的错误都是一个意思，只是针对的接口不一样而已。是否需要设置什么东西啊？
麻烦高手帮忙啊~~ 展开
我使用的是top--down的设计方法，先用vhdl编辑所有小模块，然后再将模块连接起来。因为模块较多，所以我用了总线标号的办法，即把相对应的接口用相同的标号注明，类似于Protel中的标号方式，但是在编译时老是报错，Error: Width mismatch in port "address[7..0]" of instance "inst3" and type lpm_rom1 -- source is ""address[8..0]" (ID delta_convertor:inst2)"。不知道是怎么回事，这只是其中的一个错误，总共有27个错误，所有的错误都是一个意思，只是针对的接口不一样而已。是否需要设置什么东西啊？
麻烦高手帮忙啊~~ 展开
若以下回答无法解决问题，邀请你更新回答
1个回答
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
