Question

verilog 中<= 和 =赋值的区别

Answer 1

<=是非阻塞赋值，在always块完成后才赋值；
=是阻塞赋值，赋值完成后才进入下一句；
一般时序逻辑用<=，组合逻辑用=。