Question

VHDL二维数据定义输入输出端口

VHDL模块直接二维数据传递，经常想用二维数组来定义端口。怎样使用自定义类型定义输出端口，有用过的吗？ 也就是说定义二维数组的输入输出

Answer 1

VHDL只支持一维数组的综合，不支持多维数组的综合。但是仿真是没有问题的。
先声明一个自己的程序包，在这个程序包中用TYPE声明一种数组类型。然后在实体声明之前，用USE子句声明自己的程序包。这样在实体声明中就可以将端口声明为自己定义的数组类型了。

追问

您好！我是这样做的，在我的主程序中，我把这个数组当做一个子函数的参数进行传递，发现是编译不过去的

追答

VHDL不是软件编程语言，不能用软件的程序设计思维，而要用硬件的并行思维。
所谓的函数，在硬件中是一个电路模块。如果你将数组传递到函数，就意味着这个电路模块得有这么多输入端口。而且二维的数组VHDL综合器是不支持的。