VHDL中"ms := (others => '0')"是什么意思? 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 vhdl ms others 意思 搜索资料 1个回答 #合辑# 面试问优缺点怎么回答最加分？ 壬宵雨8K 2008-10-09 · TA获得超过539个赞 知道小有建树答主 回答量：264 采纳率：0% 帮助的人：235万 我也去答题访问个人页 关注 展开全部 将ms这个变量所有Bit位都赋值为0 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2016-11-29 vhdl语言中others=>'0'与others=>NULL的区别 88 2017-12-16 请教VHDL，这句话的含义： cnt <= (others => '0'); 谢谢了，在手册上没看到这样的语句~ 231 2017-12-16 vhdl语言里的cnt1:=(others=>'1')是什么意思 127 2010-07-01 VHDL中D_BUS<=(0=>'1',1=>'0',OTHERS=>'0')是什么意思？ 27 2012-12-30 vhdl语言里=>是啥意思啊？比如这个语句： if (RST_N = '0') then ADCDAT(15 downto 0)<=(others => '0'); 9 2012-10-28 VHDL里面count16<=(others=>'0')这里面count16是信号清零的时候为什么要（others=>'0'）这个othters是什么 4 2017-06-03 vhdl =>什么意思 跟<=有什么区别？ 41 2016-08-05 vhdl 中的null，在verilog中对应什么命令。 5 更多类似问题 > 为你推荐：
