异步时序逻辑电路中，时钟信号方程组常包含有CLK，那clk的值是多少该怎样知晓呢？
异步时序逻辑电路中，时钟信号方程组常包含有CLK，那clk的值是多少该怎样知晓呢？比如图上这题。...
异步时序逻辑电路中，时钟信号方程组常包含有CLK，那clk的值是多少该怎样知晓呢？比如图上这题。
展开
1个回答
展开全部
这个得看触发器的时钟触发状态，是上升沿触发，还是下降沿触发；
这里是上升沿触发，CLK=1有效；
这里是上升沿触发，CLK=1有效；
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
