ISE的FPGA中FIR与FFT模块的连接问题 5
我在ISE环境下，调用了FIR和FFT的IP核。其中，FIR的输入为16位，输出为24位。FFT的输入为24位，分为实部和虚部。求教各位大神，如何设计一个模块，可以将FI...
我在ISE环境下，调用了FIR和FFT的IP核。其中，FIR的输入为16位，输出为24位。FFT的输入为24位，分为实部和虚部。求教各位大神，如何设计一个模块，可以将FIR的24位输出中的实部和虚部分离，输入到FFT中？原理图或者Verilog形式都可以。
展开
1个回答
展开全部
fir你选择的配置是两路的，I路（实部）和Q路（虚部）
fft你也选择的两路，其实只要选择一路就行了，它本身就会有实部虚部两路输入
然后滤波器的实部输出连xn_re,虚部连xn_im就行了
fft你也选择的两路，其实只要选择一路就行了，它本身就会有实部虚部两路输入
然后滤波器的实部输出连xn_re,虚部连xn_im就行了
本回答由网友推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
