verilog仿真一个“时钟”实现时分秒，编写完激励后发现波形除了时钟外全都是红色的不确定值，求解！！
展开全部
主要是clock模块没有复位信号，导致cnt50M的初始值不确定，所以仿真会有错，但实际上下载到FPGA内部，可能并没有问题。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
单片机复位电路原理通常包括以下几个主要步骤：1. 电平检测：单片机复位电路需要检测一个关键参数，即控制器的复位引脚是否处于高电平（2V）。如果复位引脚没有高电平，复位电路就会启动一个复位过程来清除单片机内部的错误状态并将其恢复到正常状态。2...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
