Question

VHDL1*1维数组怎么理解

Answer 1

VHDL中1*1维数组实际上和二维数组差不多，只是一维数组把二维中的第二维数据当成了一个整体而已。主要的体现是在于数组的书写方式上。
type mem1 array(0 to 3) of std_logic_vector(7 downto 0);这个语句定义的就是一维数组，里面只有四个变量array(0),array(1),array(2),array(3),然后每个变量是一个7位std_logic_vector变量，当然了也可以单独调用里面的变量，比如array(1)(2)，和二维数组的写法不一样，是1×1的格式。
type mem2 array(0 to 3 , 7 downto 0 ) of std_logic;定义的就是二维数组，有array(0，0)--array(3，7)一共32个变量，直接就是2个维度的数据.

Answer 2

a+1不是数组+1，而是数组的第一个元素的指针+1，即&a[0]+1，它等于&a[1]，即数组的第二个元素的地址(指针)。int *ptr2 = (int*)((int)a + 1);是把指针a强制为int型再+1，把+1后的值再强制成int *型指针，最后赋给int *型指针ptr2。所以int *ptr2...

追问

这是VHDL吗