Question

基于CPLD/FPGA的数字式竞赛抢答器

设计（论文）内容：
（1）设计指标
①抢答器可同时供8名选手或8个代表队比赛。
②设置一个系统清除和抢答控制开关，该开关由主持人控制。
③抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
④ 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。
⑤参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
⑥如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
（2）设计要求
①画出电路原理图（或仿真电路图）；
②元器件及参数选择；
③CPLD器件逻辑设计与编程；
④电路仿真与调试；
⑤PCB文件生成与打印输出。
这是我的毕业设计内容，有那位高人可以帮我指点一哈，谢谢了小弟急需哦

Answer 1

这个嘛,一句话说不清楚,先写代码咯

Answer 2

不会呼

Answer 3

先去问一下你的导师