Question

简述VHDL语言中变量和信号的不同之处。

Answer 1

【答案】：(1)使用场合不同：变量是局部量，只能用于进程、函数和过程语句中；信号是全局量，通常在实体、包和结构体中说明，并能在任何子结构体中使用，要在进程间或与子程序间交换信息时，必须使用信号。
(2)赋值符号不同：变量使用赋值符号“:=”给变量赋值；信号使用代入符号“＜=”给信号赋值。
(3)赋值时间不同：变量的值在程序运行过程中可以改变，赋值后变量的值立即改变；信号的值在程序运行过程中即使执行到代入语句时，也不立即改变，而是在整个进程结束后才对信号赋值。