vivado怎么查看工程的rtl图

 我来答
火年浪l
2017-11-09 · TA获得超过152个赞
知道答主
回答量:90
采纳率:0%
帮助的人:26.7万
展开全部
`timescale 1ns / 1ps

module shiftreg(
input clk,
input datai,
output datao
);

reg [0:4]regs;//如果这里改成reg[0:4],那你的datai和datao就要改,两个差别只是左移和右移的问题,你的for循环意思是将reg[高位]<=reg[低位],所以此时你就应该让regs[4]<=datai;assign datao=regs[0];

integer i;

always @ (posedge clk) begin
regs[4] <= datai;//此处修改了
for(i=1;i<5;i=i+1)
regs[i] <=regs[i-1];
end

assign datao = regs[0];//此处修改了

endmodule

改动后的rtl应该和上面一样了,如果你不改动的话,数据来源就不对了,相当于regs[0]有两处来源,输出也只是将最高位输出
科博尔
2024-10-31 广告
QT400-18是一种球墨铸铁材料,QT代表“球铁”,400表示其抗拉强度为400MPa,18则表示延伸率为18%。该材料属于铁素体型球墨铸铁,具有良好的韧性和塑性,能够承受高冲击振动及扭转等动、静载荷,特别在低温工作条件下具有较好的冲击性... 点击进入详情页
本回答由科博尔提供
爱着世界的修罗
2018-11-20
知道答主
回答量:3
采纳率:0%
帮助的人:2366
展开全部

如图所示,当你仿真进行到将加入文件整合完毕后,右上角有一个按钮,点击它并选择Debug,

则电路结构图就出现了。

已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 1条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式