阻塞赋值与非阻塞赋值有哪些异同点?

 我来答
小枫带你看生活
高能答主

2023-01-31 · 享受生活中的美好瞬间!
小枫带你看生活
采纳数:994 获赞数:69809

向TA提问 私信TA
展开全部

一、特点不同

1、阻塞赋值:顺序安排不好时会出现竞争。

2、非阻塞赋值:允许其他的Verilog语句同时操作。

二、表示不同

1、阻塞赋值:在Verilog HDL的概念中阻塞赋值操作符用等号(即=)表示。

2、非阻塞赋值:非阻塞赋值操作符用小于等于号(即<=)表示。

三、操作情况不同

1、阻塞赋值:在赋值时先计算等号右手部分的值,这时赋值语句不允许任何别的Verilog语句的干扰,直到现行的赋值完成时刻,才允许别的赋值语句的执行。

2、非阻塞赋值:由时钟节拍决定,在时钟上升到来时,执行赋值语句右边,然后将begin-end之间的所有赋值语句同时赋值到赋值语句的左边。非阻塞赋值允许其他的Verilog语句同时进行操作。

推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式