verilog 中 disable 什么意思
always@(negedgesda)if(scl==1)beginState=State+1;if(State==2'b11)disablewrite_to_eepro...
always@(negedge sda)
if(scl==1)
begin
State=State+1;
if(State==2'b11)
disable write_to_eeprom;
end
请问这句话中的disable是什么意思？
write_to_eeprom是在后文定义的一个task. 展开
if(scl==1)
begin
State=State+1;
if(State==2'b11)
disable write_to_eeprom;
end
请问这句话中的disable是什么意思？
write_to_eeprom是在后文定义的一个task. 展开
1个回答
展开全部
如果state为11值,则将write_to_eeprom的操作终止.
write_to_eeprom可能为一个task,也可能是一个begin end的block的名称.
write_to_eeprom可能为一个task,也可能是一个begin end的block的名称.
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
富港检测技术（东莞）有限公司_
2024-06-06 广告
ISTA3L是一个基于研究、数据驱动的测试协议，它模拟了由零售公司完成的产品订单被直接运送给消费者时所经历的危险，它允许用户评估包装产品的能力，以承受运输和处理包装产品时所经历的供应链危险，从接收到任何电子商务零售商履行操作，直到最终消费者...
点击进入详情页
本回答由富港检测技术（东莞）有限公司_提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
