verilog语言写多功能数字钟，现在我的程序实现了整点报时和闹钟定时功能，但是这两个都要凤鸣器响
verilog语言写多功能数字钟，现在我的程序实现了整点报时和闹钟定时功能，但是这两个都要凤鸣器响，该怎么控制...
verilog语言写多功能数字钟，现在我的程序实现了整点报时和闹钟定时功能，但是这两个都要凤鸣器响，该怎么控制
展开
1个回答
展开全部
首先你板子上要有蜂鸣器，看你蜂鸣器的引脚和FPGA的那根引脚连接的，在UCF里约束上，然后你到整点和闹钟的时候就把这根信号给1就行了吧。。
追问
什么是UCF？
追答
如果你用的quartus那就是引脚约束，就是设置输入输出端对应在芯片上的哪个引脚上，ISE里面叫ucf文件。。
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
|
广告 您可能关注的内容 |
