Question

设计要求:设计一个六位数的频率计,测量精度高于0.2%

Answer 1

参考这个文库，网页链接

虽然他的方案很不完善，可以提供入门的思路。

做频率计，基本的结构有：

（1）前端整形电路，能把低于数字逻辑阈值的信号限幅放大到标准的TTL或CMOS或ECL电平。高频频率计前端还要有前置分频器。简单练手，这部分可以暂时舍掉。

（2）参考时钟以及门控信号。闸门时间内计数，闸门时间决定小数点位置。2‰精度，考虑用晶体振荡器做本地时钟，时钟基本可以免调试。

（3）计数器逻辑，各种标准数字芯片，十进制的比较方便

（4）译码和显示电路，有各种标准数字芯片

；

原则上来讲，频率计分计数和计周期两块电路。高频率信号是本地闸门时间内计输入信号脉冲数，直接得到频率，误差为±1个数字；低频率信号是低频信号周期内计本地参考时钟数，得到时间数值，反过来折算频率。

可以用单片机做，用有定时器有外部计数功能的单片机；最好是用CPLD或FPGA配合HDL语言做，逻辑实现和电路连接上大大简化。