quartus8.1不能生成sof下载文件
用verilog写的32位四路选择器:moduleMux_4_32_case(mux_out,data_3,data_2,data_1,data_0,select,ena...
用verilog写的32位四路选择器:
module Mux_4_32_case(mux_out,data_3,data_2,data_1,data_0,select,enable);
output [31:0] mux_out;
input [31:0] data_3,data_2,data_1,data_0;
input [1:0] select;
input enable;
reg [31:0] mux_int;
assign mux_out=enable?mux_int:32'bz;
always @(data_3 or data_2 or data_1 or data_0 or select)
case (select)
0: mux_int=data_0;
1: mux_int=data_1;
2: mux_int=data_2;
3: mux_int=data_3;
default: mux_int=32'bx;
endcase
endmodule
全编译都很成功,也没有警告。就是还有在仿真的时候也有很严重的毛刺现象不知道怎么解决,我是刚学verilog和使用quartus的,前高人指教。
可是想下载到FPGA的时候发现居然没有生成sof文件,很是奇怪,别的程序编译后都自动生成sof下载文件的。我确定的是quartus8.1破解好的全功能版,软件没有问题。 展开
module Mux_4_32_case(mux_out,data_3,data_2,data_1,data_0,select,enable);
output [31:0] mux_out;
input [31:0] data_3,data_2,data_1,data_0;
input [1:0] select;
input enable;
reg [31:0] mux_int;
assign mux_out=enable?mux_int:32'bz;
always @(data_3 or data_2 or data_1 or data_0 or select)
case (select)
0: mux_int=data_0;
1: mux_int=data_1;
2: mux_int=data_2;
3: mux_int=data_3;
default: mux_int=32'bx;
endcase
endmodule
全编译都很成功,也没有警告。就是还有在仿真的时候也有很严重的毛刺现象不知道怎么解决,我是刚学verilog和使用quartus的,前高人指教。
可是想下载到FPGA的时候发现居然没有生成sof文件,很是奇怪,别的程序编译后都自动生成sof下载文件的。我确定的是quartus8.1破解好的全功能版,软件没有问题。 展开
AiPPT
2024-09-19 广告
2024-09-19 广告
随着AI技术的飞速发展,如今市面上涌现了许多实用易操作的AI生成工具1、简介:AiPPT: 这款AI工具智能理解用户输入的主题,提供“AI智能生成”和“导入本地大纲”的选项,生成的PPT内容丰富多样,可自由编辑和添加元素,图表类型包括柱状图...
点击进入详情页
本回答由AiPPT提供
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询