modelsim仿真
写了测试文件,也按步骤进行了。但是wave中都是直线,没有波形。这到底是怎么回事?很急啊。谢谢帮助~程序:sim.v:modulesim(reset,clk_in,clk...
写了测试文件,也按步骤进行了。但是wave中都是直线,没有波形。这到底是怎么回事?
很急啊。谢谢帮助~
程序:
sim.v:
module sim(reset,clk_in,clk_o1,clk_o2);
input reset,clk_in;
output clk_o1,clk_o2;
reg clk_o2;
assign clk_o1 = clk_in;
always @(negedge reset or posedge clk_in) //
begin
if(!reset)
clk_o2 = 0;
else
clk_o2 = ~clk_o2;
end
endmodule
testsim.v:
`timescale 1ns/1ns
module testsim;
reg reset,clk_in;
wire clk_o1,clk_o2;
sim aa(.reset(reset),.clk_in(clk_in),.clk_o1(clk_o1), .clk_o2(clk_o2));
//sim aa(reset,clk_in,clk_o1,clk_o2);
always
#5000 clk_in = ~clk_in;
initial
begin
clk_in = 0;
reset = 0;
#10000;
reset = 1;
#1000000 $stop;
end
endmodule 展开
很急啊。谢谢帮助~
程序:
sim.v:
module sim(reset,clk_in,clk_o1,clk_o2);
input reset,clk_in;
output clk_o1,clk_o2;
reg clk_o2;
assign clk_o1 = clk_in;
always @(negedge reset or posedge clk_in) //
begin
if(!reset)
clk_o2 = 0;
else
clk_o2 = ~clk_o2;
end
endmodule
testsim.v:
`timescale 1ns/1ns
module testsim;
reg reset,clk_in;
wire clk_o1,clk_o2;
sim aa(.reset(reset),.clk_in(clk_in),.clk_o1(clk_o1), .clk_o2(clk_o2));
//sim aa(reset,clk_in,clk_o1,clk_o2);
always
#5000 clk_in = ~clk_in;
initial
begin
clk_in = 0;
reset = 0;
#10000;
reset = 1;
#1000000 $stop;
end
endmodule 展开
2个回答
展开全部
我用你的程序仿真出来了,正确的,有波形啊.
我想你是不是应该把testbench也就是testsim.v和sim.v一起编译,然后在Library你的编译后的两个文件一起选中然后右键选择simulate,再在Sim标签里面把testsim右键选择add to wave,最后run all就OK了,如果还不行QQ上联系吧..我演示给你看= =|||(因为我不是二级用户..所以没有办法上传图片)
我想你是不是应该把testbench也就是testsim.v和sim.v一起编译,然后在Library你的编译后的两个文件一起选中然后右键选择simulate,再在Sim标签里面把testsim右键选择add to wave,最后run all就OK了,如果还不行QQ上联系吧..我演示给你看= =|||(因为我不是二级用户..所以没有办法上传图片)
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
北京千智道科技
2023-07-19 广告
2023-07-19 广告
一、千智道介绍千智道成立于2013年,专注于无人驾驶、人工餐能领域的科研、实训、科普展示综合解决方案,基于沉浸式、沙盘式、室外道路等多种实验场景之上构建智慧路网系统,实现智能网联车无人驾驶、V2X运行实验、配套网联信号机、RSU路测设备、智...
点击进入详情页
本回答由北京千智道科技提供
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询