FPGA设计中，:=和《=的区别是什么？
2个回答
展开全部
一般情况下，使用 <= ， 为“信号”赋值。
信号，是VHDL中基本的寄存器。
:=前面，是变量， 是临时的"导线名称"。
例如，为了计算a+b+c
x:=a+b;
y<=x+c;
这是级联的两个加法器；x只是中间过程。 y才是我们想要的结果。
以上，x和y的定义不同， x 是变量类型的； y是信号类型的。
信号，是VHDL中基本的寄存器。
:=前面，是变量， 是临时的"导线名称"。
例如，为了计算a+b+c
x:=a+b;
y<=x+c;
这是级联的两个加法器；x只是中间过程。 y才是我们想要的结果。
以上，x和y的定义不同， x 是变量类型的； y是信号类型的。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
晓网科技
2024-10-17 广告
ZigBee 协议属于高级通信协议，是基于上世界的IEEE协会制定的802协议，主要约束了网路的无线协议、通讯协议、安全协议和应用需求等方面的标准，其有效转播速率可以达到300Kbps （千比特率）。 和计算机通信的模式类似，ZigBee的...
点击进入详情页
本回答由晓网科技提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
