Question

如何从cadence 6.13转出 verilog netlist

Answer 1

1.首先要保证你的netlist文件必须保存在PCB工程的的02 device文件夹里（建PCB工程后自动生成的）
打开allegro之后，先建一个工程和BRD文件，保存后，点击netin,
然后在import logic type 里选择design entry cis
import directory 点击预览选择你刚才netlist放置的位置（即02 device点到不能再点位置）
OTHER栏里import netlist 选择你刚才生成的netlist文件
2.在orcad 中生成netlist文件
打开orcad 打开你要生成netlist的原理图，选中.dsn文件，然后选择tools—>create netlist 然后选择netlist的存放路径即02 device。所以要生成netlist网表，必须先建一个PCB工程