verilog一位全加器
modulelee(a,b,ci,s,co);inputa,b,ci;outputs,co;assign(co,s}=a+b+ci;endmodule我问的是我的5行小程...
module lee(a,b,ci,s,co);
input a,b,ci;
output s,co;
assign (co,s}=a+b+ci;
end module
我问的是我的5行小程序哪里错了 展开
input a,b,ci;
output s,co;
assign (co,s}=a+b+ci;
end module
我问的是我的5行小程序哪里错了 展开
展开全部
endmodule 中间没空格 合在一起的
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
福州大禹电子科技
2024-12-16 广告
福州大禹电子科技有限公司成立于2008年自创办以来，专注超声产品的研发和产业化，始终坚持技术创新是企业发展动力的理念，运用最基础的物理声学原理，攻克了一系列卡脖子难题，成功打破了国外垄断，把超声技术运用到了工控、水利、市政、环保、医疗，海洋...
点击进入详情页
本回答由福州大禹电子科技提供
展开全部
您好，这样的：
module add_1bit (a, b, ci, s, co)
input a, b, ci; //Ci为上个进位。
output reg s, co; //co为当前的进位，s为加结果
always@(*)
begin
co = (a&b) | (b&ci) | (ci&a);
if (ci)
s = ! (a^b);
else
s = (a^b);
end
endmodule
module add_1bit (a, b, ci, s, co)
input a, b, ci; //Ci为上个进位。
output reg s, co; //co为当前的进位，s为加结果
always@(*)
begin
co = (a&b) | (b&ci) | (ci&a);
if (ci)
s = ! (a^b);
else
s = (a^b);
end
endmodule
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
