quartus的verilog语言编写反应测试器
要求如下:Step1:利用SW[7:0]设定倒数时间Step2:Button[0]可启动倒数计时器,当时间结束时会亮起LEDG[0]。Step3:当LEDG[0]亮时,立...
要求如下:
Step 1: 利用SW[7:0]设定倒数时间
Step 2: Button[0]可启动倒数计时器,当时间结束时会亮起LEDG[0]。
Step 3: 当LEDG[0]亮时,立即按下Button[1]停止时间计数。
Step 4:并显示由起LEDG[0]亮时至按下Button[1]之间的时间。
我用posedge clk_1hz写了里面是always的if语句..但是最终它只会从0开始正数计时...button完全没用...实在是折腾了好多天都不行...
求助啊啊啊 展开
Step 1: 利用SW[7:0]设定倒数时间
Step 2: Button[0]可启动倒数计时器,当时间结束时会亮起LEDG[0]。
Step 3: 当LEDG[0]亮时,立即按下Button[1]停止时间计数。
Step 4:并显示由起LEDG[0]亮时至按下Button[1]之间的时间。
我用posedge clk_1hz写了里面是always的if语句..但是最终它只会从0开始正数计时...button完全没用...实在是折腾了好多天都不行...
求助啊啊啊 展开
富港检测技术(东莞)有限公司_
2024-05-27 广告
2024-05-27 广告
ISTA3E程序是对相同产品的集合包装的综合模拟性能测试,集合包装件被定义为将一个产品、多个产品或包装件放置在滑板或托盘上,固定在一起或是作为一个单元运输。例如:一台机器由带瓦楞底托的托盘上、瓦楞侧围、顶盖包装,用缠绕膜缠绕在托盘上。用于评...
点击进入详情页
本回答由富港检测技术(东莞)有限公司_提供
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询