Question

Quartus里面的管脚分配

小弟刚接触FPGA这块，现在有很多疑问。我现在用的版子是cyclone 4 E系列的，型号是EP4CE6E22C8,现在我遇到最大的困惑是：在编好verilog并且编译好以后，进行管脚分配时，不知道具体给这些端口分配多少管脚。看着原理图一片茫然。比较简单的像CLK，reset这些我知道怎么分配，但是一些比较难的，我就不知道分配多少管脚，比如下面这段程序

module LCD1602_TOP (
// input
input sys_clk ,
input sys_rst_n ,

// output
output wire LCD_EN ,
output wire RS ,
output wire RW ,
output wire [7:0] DB8 );

clk和rst分配管脚我知道怎么分配，可像DB8这样的端口分配多少管脚呢？RS、RW又分配多少管脚？

是在扩展口里面分配那些没有使用的管脚吗？

Answer 1

DB8就是并行输出，分配为8个I/O口，RS，RW也是I/O口，分配为未使用的通用I/O脚就行了。除非对输出有特殊要求比如差分输出要用特殊的差分对脚，DDR内存控制需要支持DDR触发器的脚。

追问

分配未使用的通用I/O脚，是在未使用的通用I/O里面随便分配哪一个吗

追答

是啊，如果你是开发板类型的你要用哪个输出口就分配哪个，分配哪个只是决定你在哪个口连上杜邦线之类的。注意看你开发板的资料，那上面列出了你可以分配的I/O口