Cadence中怎样从Schematic电路/Layout版图导出Verilog网表
展开全部
在电路图里面像生成symbol那样，只不过输出选verilogeditor
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
