VHDL信号与变量的赋值比较 5

初学VHDL语言,对这个不太理解... 初学VHDL语言,对这个不太理解 展开
 我来答
超准塔罗牌心测Bg
2009-05-30 · TA获得超过134个赞
知道答主
回答量:40
采纳率:33%
帮助的人:18.8万
展开全部
信号的赋值用的是" <= ",它的赋值会产生一定的延迟,不是立即到达。
而变量的赋值用的是":=",它的赋值是瞬时的。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
oceandepth
2009-05-24
知道答主
回答量:14
采纳率:0%
帮助的人:17.8万
展开全部
信号只能用<=赋值,而变量<=和:=都能用。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
devilo00o
2009-05-26 · TA获得超过247个赞
知道小有建树答主
回答量:342
采纳率:0%
帮助的人:166万
展开全部
我博客上有一篇文章你可以看一下,如果还有什么不明白的,请给我留言
http://hi.baidu.com/devilo00o/blog/item/c9a3268304638798f703a646.html
本回答被网友采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 1条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式