Verilog中上升沿和下降沿都发送数据如何实现

最好有代码!... 最好有代码! 展开
 我来答
windthunder09
推荐于2017-10-07
知道答主
回答量:10
采纳率:0%
帮助的人:0
展开全部
有三种方法:
(一)always@(clk)begin
...
end

(二)always@(posedge clk)begin
...
end
always@(negedge clk)begin
...
end

(三)先通过PLL锁相环产生两个频率相同相位差为180度的clk,然后在每个clk的上升沿输出
always@(posedge clk1)begin
...
end
always@(posedge clk2)begin
...
end

上面的方法都可以,个人推荐后两种
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
百度网友243e93189
2009-10-26 · TA获得超过111个赞
知道答主
回答量:178
采纳率:0%
帮助的人:118万
展开全部
@(CLK)event;
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 2条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式