Question

请教FPGA上用Verilog编写的RS232串口收发模块问题

若以下回答无法解决问题，邀请你更新回答

Answer 1

接收时，判断起始位（需要滤除干扰），然后置使能信号，连续接收数据位，校验，停止，清使能信号。
发射时，判断发射控制信号，置发射使能，连续发射，停止后清发射使能。