Question

Verilog中有很多个module，是应该放在同一个文件中，还是分开放？

还有如何指定TOP_LEVEL source
以及如何相互调用
我已经在文件的开始加了 `include "greycode.v"
为什么在文件中调用greycode G1(EN,A,DATA_IN,B);的时候老是提示有错呢？好像不认识gerycode一样？

Answer 1

分开放，这是verilog coding style的一种良好习惯，每个文件里面只包含一个独立的module
把所有这些文件放在同一个目录下，在top文件里实例化这些module就可以调用了
---------------------------------------------------------
top文件和新建一个module一样的，不过模块里主要是定义连线和实例化子模块，你随便找本verilog的教程就有啦：）
实例化是这样的，greycode是你的module名字，G1是实例化名字（可任意），后面括号里的东东需要跟你定义的端口顺序一致。建议不要采用这种顺序绑定的形式，建议采用端口命名绑定方式
你可以先找本基本的verilog语法书看看，上手很快的
------------------------------------------------------------
你greycode.v的module名字是叫greycode吗
另外，greycode.v是放在同一个目录下吗

Answer 2

建在一个工程里面就什么问题都没有了

Answer 3

那也得放在一个文件夹里啊 一个工程的啊