在modelsim中对用Verilog HDL描述的仿真,,,,End Time
展开全部
就是字面意思 结束时刻
从start time到end time就是你要产生的时钟的持续长度 在此之外是没有波形的
可以在google上搜索ug_gs_msa_qii.pdf
有关于这种创建仿真pattern的说明
从start time到end time就是你要产生的时钟的持续长度 在此之外是没有波形的
可以在google上搜索ug_gs_msa_qii.pdf
有关于这种创建仿真pattern的说明
更多追问追答
追问
追答
你想说什么
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
