怎么把verilog变成电路
1个回答
展开全部
Verilog HDL描述的是所设计电路的源代码，需要经过编译和综合之后才能变成表达所设计电路的网表文件（实际就是电路图）。如果要实现这个电路，还需要经过布局、布线等过程。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
