Xilinx的FPGA时钟问题 10
我现在有一块Xilnx的FPGA开发板,用的是SPARTAN-IIE的xc2s100e但是板子没有将芯片的全局时钟引脚全部引出来,我现在做一个东西,时钟引脚不够,我把时钟...
我现在有一块Xilnx的FPGA开发板,用的是SPARTAN-II E 的xc2s100e
但是板子没有将芯片的全局时钟引脚全部引出来,我现在做一个东西,时钟引脚不够,我把时钟锁在普通的I/O引脚上,在布线的时候报错,有什么办法可以解决啊?(我试过把时钟引脚锁在全局时钟引脚上布线没问题,但是引脚没有引出来,用不了) 展开
但是板子没有将芯片的全局时钟引脚全部引出来,我现在做一个东西,时钟引脚不够,我把时钟锁在普通的I/O引脚上,在布线的时候报错,有什么办法可以解决啊?(我试过把时钟引脚锁在全局时钟引脚上布线没问题,但是引脚没有引出来,用不了) 展开
若以下回答无法解决问题，邀请你更新回答
2个回答
展开全部
先接个IBUF，再接一个BUFG试试。我用Virtex-6芯片是这么处理的，不知道SPARTAN原语是不是一样。
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
不知道
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
