vhdl中COMPONENT是什么意思谢谢
1个回答
展开全部
COMPONENT logic
PORT(a,b,c :IN std_logic;
x :OUT std_logic);
END COMPONENT;
COMPONENT,END COMPONENT之间是元件引脚的定义.
像上面一句是四个引脚的元件,a,b,c是输入,x是输出
COMPONENT是已有元件在别的文件中已经定义,在此声明之后,你的程序里就可以用了
PORT(a,b,c :IN std_logic;
x :OUT std_logic);
END COMPONENT;
COMPONENT,END COMPONENT之间是元件引脚的定义.
像上面一句是四个引脚的元件,a,b,c是输入,x是输出
COMPONENT是已有元件在别的文件中已经定义,在此声明之后,你的程序里就可以用了
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
厦门君韦信息技术
2024-11-18 广告
厦门君韦信息技术有限公司成立于2015年，是一家致力于提供专业服务的电子元件分销商，具有业界先进的质量和可靠性、强大的搜索供应实力、专业的服务能力。厦门君韦主要深耕于图像识别技术研究与开发，同时助推于通信、工控、电力、汽车等行业客户的供应链...
点击进入详情页
本回答由厦门君韦信息技术提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
