modelsim自带：altera\12.1sp1\modelsim_ase\examples\tutorials\verilog\basicSimulation中的
counter.v和tcounter.v，编译通过，但双击library中work上的test_couter.v总显示Error:(vsim-3009)[TSCALE]-...
counter.v和tcounter.v，编译通过，但双击library中work上的test_couter.v总显示
Error: (vsim-3009) [TSCALE] - Module 'test_counter' does not have a timeunit/timeprecision specification in effect, but other modules do.
是为什么？是自带的程序有吗？
是自带的程序有问题吗 展开
Error: (vsim-3009) [TSCALE] - Module 'test_counter' does not have a timeunit/timeprecision specification in effect, but other modules do.
是为什么？是自带的程序有吗？
是自带的程序有问题吗 展开
1个回答
展开全部
仿真的文件头都要加上统一的
`timescale 1ns/1ps
`timescale 1ns/1ps
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
