试用verilog描述一个四输入的与或非门
1个回答
展开全部
assign e = !((a&b)|(c&d))
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
|
广告 您可能关注的内容 |
|
广告 您可能关注的内容 |
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
