在verilog里, generate for loop和一般的for loop有什么区别啊?最好能举例说明一下,谢谢
1个回答
展开全部
这个问题还真没有探究过。特地百度了一下，发现一个网页应该能解答你的疑问，但实践当中应该很少有人去这样做的吧，有大牛出来解释说明下么？
http://www.fpgadeveloper.com/2011/07/code-templates-generate-for-loop.html
http://www.fpgadeveloper.com/2011/07/code-templates-generate-for-loop.html
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
