如何解决fpga high fanout问题

 我来答
caiquelin
2017-10-31 · TA获得超过280个赞
知道小有建树答主
回答量:123
采纳率:91%
帮助的人:92.9万
展开全部
clk 和 reset一定是high fanout这个不用管的,综合工具会在需要buffer的地方自动buffer的。
通常一个信号被太多地方引用也会形成high fanout的signal.
但是通常RTL也是不需要处理的。FPGA的综合工具会自动duplicate你的drive.
比如一个寄存器接了10个fanout,然后综合工具发现可能会驱动不动。这样的话,综合工具会把这个寄存器duplicate成两个。
这样两个寄存器会有相同的clk/reset,相同的input。然后这两个寄存器各驱动5个fanout,就能驱动了。
这样的代价是同样的逻辑因为做的duplicate所以会多花FPGA的逻辑资源。
如果你禁止了工具自动的duplicate优化,你写RTL的时候就可以把一个register分成两个,每个register各驱动一部分的fanout,相当于做了手工的优化。但是其实原理是一样的
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
意法半导体(中国)投资有限公司
2023-06-12 广告
STM32F103是一款高性能的嵌入式芯片,由意法半导体(STMicroelectronics)公司生产。它是STM32系列芯片之一,具有紧凑、低功耗、高性能等特点,被广泛应用于嵌入式系统中。STM32F103的主要特点包括:1. 集成了A... 点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式