verilog warning 请求帮助 我来答 2个回答 #热议# 上班途中天气原因受伤算工伤吗? 帐号已注销 2016-04-23 · TA获得超过8230个赞 知道小有建树答主 回答量:1146 采纳率:94% 帮助的人:218万 我也去答题访问个人页 关注 展开全部 warning通常有几种:资源使用不合理,电路描述存在漏洞等等,具体办法是将其直接翻译出来,定位问题所在的描述行,然后检查操作运算符、描述语言、寄存器定义等。 本回答由提问者推荐 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 oakyyds 2016-04-22 · TA获得超过638个赞 知道小有建树答主 回答量:261 采纳率:50% 帮助的人:94.1万 我也去答题访问个人页 关注 展开全部 总得把 warning截图贴出来吧。。。。 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2014-09-24 verilog编译出现如下warning 2013-05-28 求verilog高手给我查下错啊,为什么仿真有warning 3 2014-03-31 Xilinx Verilog 硬件仿真 warning 4 2007-12-10 VERILOG综合的时候有一些warning跳过吗 2014-02-28 Warning (10235): Verilog HDL Always Construct warning at JTDKZH.v(59): varia 1 2011-05-20 在用quartus ii 调试verilog程序时出现了这些warning 求指教 1 2015-04-21 Warning (10242): Verilog HDL Function Declaration warning at cezhou.v(30): variable "yushu1" may 1 2012-03-13 在verilog语言设计中总是遇到各种warning或者error,有没有什么书籍或者资料啊!? 为你推荐: