Question

FPGA时钟信号是默认的吗？

Answer 1

按照EP3C5E144来说，它一共有8个clk输入端，你在硬件上可以连接任何一个clk。编完程序，在quartusII软件的pin planner中将你程序中的clk指定到你硬件连接的clk管脚就可以了。ps.除了作为clk时钟来用，还可以最为普通的输入引脚来用，注意，只能作为输入，不能作为输出。