用Verilog实现50MHz分频为8Hz的程序怎么写？
展开全部
50M分频道8hz的话 50 000 000/8=6250000
reg clk_div8;
reg [23:0]cnt;
always @(posedge clk)
begin
if(!rst_n)
begin
clk_div8<=0;
cnt<=0;
end
else if(cnt==24'd3125000)
begin
cnt<=0;
clk_div8<=~clk_div8;
end
end
分析：50M周围为20ns，在3125000*20ns=0.0625s后clk_div8翻转，即clk_div8周期为2*0.0625s=0.125s，然后就是8hz了，可以追问，望采纳
reg clk_div8;
reg [23:0]cnt;
always @(posedge clk)
begin
if(!rst_n)
begin
clk_div8<=0;
cnt<=0;
end
else if(cnt==24'd3125000)
begin
cnt<=0;
clk_div8<=~clk_div8;
end
end
分析：50M周围为20ns，在3125000*20ns=0.0625s后clk_div8翻转，即clk_div8周期为2*0.0625s=0.125s，然后就是8hz了，可以追问，望采纳
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
