Question

根据下面的真值表设计一个逻辑电路

A、B、C是输入，D是输出。最好只用与门、非门、与非门解决，解决不了加其他的部件也行。
ps：我不是学这个的，但是遇到了这么个问题(┬＿┬)，请大大帮助一下。

Answer 1

分析表中的规律发现，只要A是0，输出就是0，那么A肯定和其他输入是“与”的关系。
再看A=1时的B和C发现，只有BC都是0的时候输出才是0，那么B和C必定是“或”。

只需要一个与门一个或门就行，但“最好只用与门、非门、与非门解决”，所以把或门用与非和非代替，不好画图，描述一下吧：

B和C各自经过一个非门后连接到与非门的输入
然后与非门的输出连至与门的一个输入
A连至与门的另一个输入
与门的输出就是D

实际上D=A(B+C)，替换后变成了 D=A(B'C')'

Answer 2

由题可知，
D＝AB＋AC，
故，将AB相与，AC相与，两个结果相或后，输出为D。