Question

求EDA用VHDL语言的程序设计，急急急！给高分！（要求在Quartus Ⅱ中完成一个正弦信号发生器,详见提问）

在Quartus Ⅱ中完成一个正弦信号发生器的设计。系统可由五部分组成，如下图所示：嵌入式锁相环、分频器、带有清零、使能功能的数据计数器（地址发生器）、存储数据的ROM、D/A和滤波电路。
（此处图片见下面）
其中FPGA的顶层模块包括：嵌入式锁相环、分频器、存储正弦波信号数据表的ROM和地址发生器。PLL和ROM通过在QuartusⅡ定制的方式完成。地址发生器的时钟CLK的输入频率f0与每周期的波形数据点数（在此选择64点），以及D/A输出的频率f的关系是：f = f0 /64；FPGA外部D/A转换采用8位芯片DAC0832。
设计要求：FPGA内部底层模块除PLL和ROM外，其余采用VHDL语言设计，顶层模块采用原理图方式完成。
有谁会解答，速度回答，谢谢啦！采纳后再加分！

Answer 1

在Quartus Ⅱ中完成一个正弦信号发生器的设计。系统可由五部分组成，如下图所示：嵌入式锁相环、分频器、带有清零、使能功能的数据计数器（地址发生器）、存储数据的ROM、D/A和滤波电路。
我是初学者，虽然还不会做这个东西。但是一定不能急，在网上搜也不可能直接得到答案。还是沉下来自己慢慢扣吧，没有量的积累是不会有质的飞跃的。我会分阶段进行：第一步：在百度文库中查各种计数器的资料；
第二步：分频器可用计数器和VHDL直接写出；
第三步：8为DA芯片非常好用，要敢于试验；
第四步：看书查资料直接找相关资料；
网络查资料非常方便，但是结果要靠你自己总结！

Answer 2

其实网上书上都有现成的，问网不如自己找的快，何况我也不能给你都打出来啊，一堆码