FPGA仿真，chipscope中本来应该是高电平的信号变成了脉冲型号，求大神解释
展开全部
你需要先确认chipscope抓的信号都是寄存器的输出。如果是组合逻辑，会有毛刺。
另外检查你chipscope的采样时钟，尽量保证采样时钟就是你要采样的信号所在时钟域的驱动时钟
另外检查你chipscope的采样时钟，尽量保证采样时钟就是你要采样的信号所在时钟域的驱动时钟
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
