用ISE12.4 设计XIlinx Spartan6 的FPGA时,使用了IP Core中的DCM模块,求问其中的OUT1是不是不能变频? 我来答 可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。 xilinx ise12.4 设计 spartan6 fpga 搜索资料 2个回答 #合辑# 面试问优缺点怎么回答最加分? shang22 2011-08-15 · TA获得超过3856个赞 知道大有可为答主 回答量:1786 采纳率:33% 帮助的人:2200万 我也去答题访问个人页 关注 展开全部 没看见OUT1口你说的是CLK0吧,它是不变频的。只有CLKDV和CLKFX变频。 本回答由提问者推荐 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 581rzgm81rw 2011-08-11 · TA获得超过787个赞 知道小有建树答主 回答量:648 采纳率:0% 帮助的人:397万 我也去答题访问个人页 关注 展开全部 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 收起 1条折叠回答 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2011-12-09 FPGA:ISE中如何使用DCM模块? 2018-04-05 Xilinx的FPGA里面调用IP core,有PLL_ADV, DCM_ADV, PLL_to_DCM和DCM_to_PLL,它们有什么区别? 1 2012-06-20 我想用ISE 中的SPARTAN-6芯片写一个全局时钟,PLL的,输入100MHz,输出10M,我想用它的IP_core 14 2012-08-25 使用XILINX的FIFO IPcore遇到的问题 1 2017-09-18 xilinx FPGA 在调用ip核时,顶层模块调用后综合成功,但是implement时,map出问题总,怎么解决 2 2014-04-26 xilinx的Spartan 6系列的PLL的DRP功能的IP核找不到 2019-09-02 Xilinx的spartan-6 FPGA有没有串行外设接口SPI通信的IP核 2016-11-26 如何读取xilinx spartan6 fpga 的device dna 更多类似问题 > 为你推荐: