Question

fpga 和pc串口通信问题

比如pc有5个命令要一次性传给fpga，这个5个命令长度不一，有的1位，有的4位，有的16位，要怎么发送，fpga串口接收模块要怎么存储这些命令？

Answer 1

使用RS-232通讯，可以使用 ： 1个起始位 + 8个数据位 + 1个停止位。然后使用FPGA的串口接收模块接收数据。长度不一样完全可以调整一下，缺位的补全8位，多的拆开成2个字节。

追问

我问的是怎么在fpga端存储和取出

追答

存储：
楼主有FPGA的串口接收模块吧（必须的），模块的输出一定有oTI(收到的数据有效信号)和oData(接收到的数据)。楼主定义5个reg[7:0]，比如 first ~ fifth，使用一个reg[2:0] rgCnt计数，收到一次oTI就+1，然后根据rgCnt将数据放入5个寄存器中。
取出是什么意思呀？数据都已经在FPGA的寄存器中了，想连接到哪里都行呀！

追问

刚自学，不懂的地方很多，能给编一个吗？用verilog HDL，上位机有7条命令要一次传给FPGA，长度分别是3，1，16，14,10,10,10，共64位，怎么存？就给简单写写就行，串口接收模块我网上找了一写，但也不知道怎么和后面模块接上，我给加悬赏分，麻烦给写一段吧

追答

这样做比较简单。首先64位合并成8个字节，计算机侧发送8字节的指令。FPGA侧接收8个字节，程序中wTIITrig就是接收模块的oTI输出，变换为单脉冲。iData为输入。
reg[7:0] rgRecBuf[7:0];
always @(posedge iCLK)
begin
if(wTITrig) begin
rgRecBuf[7] <= rgRecBuf[6];
rgRecBuf[6] <= rgRecBuf[5];
rgRecBuf[5] <= rgRecBuf[4];
rgRecBuf[4] <= rgRecBuf[3];
rgRecBuf[3] <= rgRecBuf[2];
rgRecBuf[2] <= rgRecBuf[1];
rgRecBuf[1] <= rgRecBuf[0];
rgRecBuf[0] <= iData;
end
end

assign oOut = {rgRecBuf[7],rgRecBuf[6],rgRecBuf[5],rgRecBuf[4],rgRecBuf[3],rgRecBuf[2],rgRecBuf[1],rgRecBuf[0]};
大致就是这样了。当然楼主还是要改的：比如计算机发了2个字节断了，此后又正常发送了，这时需要故障侦测逻辑，用来复位接收电路。
初学时，比较烦躁。我记得我初学Verilog时（7、8年前的事情了），入门程序就是异步串口收发，做出来时兴奋了好长时间。

追问

谢谢教诲，我现在真的很浮躁，又没有人指点，不会的只能是百度提问了，用assign oOut ={}，这样在存入命令的几个时钟周期内，oOut是一直在变化的，7条命令也是要同时连接到其他后续模块的，怎么知道什么时候开始取？怎么取？麻烦了

追答

reg[3:0] rgCnt;
always @(posedge iCLK)
begin
if(iClr) rgCnt = 8) 数据有效了，该做什么做什么吧： 锁存数据给后续模块，给rgCnt模块iClr信号复位等等
end

追问

能给个联系方式吗？qq可以吗？
您可以不留到这，站内信发给我，好吧，省的暴露个人信息

iClr这个怎么给初值？什么时候给1、0怎么给，我很混乱

Answer 2

楼主你好 我想现在你应该搞清串口通信的这个问题了吧 我现在也在做这个串口的回环实验，能麻烦楼主给我一些资料和方法吗？万分感谢