Verilog HDL语言中，多个always语句之间是并行执行的还是串行执行的？O(∩_∩)O谢谢
VerilogHDL语言中，多个always语句之间是并行执行的还是串行执行的？例如：moduleaddr(clk,rst_n,fm);......always@(......
Verilog HDL语言中，多个always语句之间是并行执行的还是串行执行的？例如：
module addr(clk,rst_n,fm);
... ...
always@(...)
... ...
always@(...)
... ...
endmodule
程序中这两个always语句是同时执行的还是顺序执行的呀？O(∩_∩)O谢谢 展开
module addr(clk,rst_n,fm);
... ...
always@(...)
... ...
always@(...)
... ...
endmodule
程序中这两个always语句是同时执行的还是顺序执行的呀？O(∩_∩)O谢谢 展开
4个回答
展开全部
并行执行的，典型的语句如下
always@(posedge clk or negedge rst) //clk上升沿和rst的下降沿触发
if (!rst) //复位
.....
else
....
always@(posedge clk or negedge rst) //clk上升沿和rst的下降沿触发
if (!rst) //复位
.....
else
....
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
当然都是并行了
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
肯定是并行执行的
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（2）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
