Question

VERILOG HDL中，always（变量 变量）之间何时用or，何时用逗号？

Answer 1

or： 1、always @（posedge CLK or negedge RST）
2、always@（A or B or C）
SUM = A + B + C；
verilog语言中，敏感列表 中用 'or' 来连接过个事件名或者信号名

Answer 2

在Verilog的新版中支持OR和「，」。

Answer 3

用or是绝对没问题的，用逗号的没见过。

Answer 4

一样的，目前verilog的版本应该都兼容了