Question

你好！verilog语言在quartus中编译如果有以下错误该怎么办？？？求解~~~必须用verilog编写

Error: Project requires 1402 logic cells, but the selected device can contain only 576 logic cells

Answer 1

这是因为你所编写的模块需要太多的逻辑单元，已经超过了芯片所能容纳的量。不知道你为什么会有这么大的电路。
可能是你过多的使用了除法或者求余等，这是很耗门的，建议你改用更优化的算法。
比如，模块复用，或者利用其他运算来求除法的结果，而不是在语言里直接写除法或求余等。

Answer 2

哇。。。 你的容量超了你所选的芯片容量的一倍多啊。。 快两倍了啊。。。
首先你确定你的芯片用的正不正确。。。 如果正确就要改你的程序。。。 看看能不能简化。。
但是如果芯片可以改。。。 那还是用一个容量大一点的芯片被。。
希望能帮到你诶。。 呵呵

Answer 3

。。。换芯片……