Question

FPGA 在某个工程里面，新建了一个verilog文件，想对这个verilog文件的模块单独仿真，怎么做？

Answer 1

首先对这个verilog进行全编译。通过后建立波形文件，.vwf.然后点击simulator tool进行波形仿真即可。
欢迎追问~

追问

其实问题是这样的，我在一个工程里建了一个跟顶层文件不相干的verilog模块，想单独测试这个verilog模块，对这一个模块进行波形仿真，只仿真这一个.v,可以么？

追答

应该是可以的，你只要在仿真的窗口里选择这个.v文件仿真就行了。
我身边很多人都是这样做的，将很多文件放到一个工程下。一般来说不会出问题，但是一旦发现问题再改的话很容易乱掉。
所以建议你不要这么做，每个模块一个工程，这样设计比较有条理。
希望能帮到你。

Answer 2

把要仿真的模块文件设为顶层实体，在simulator中选择要仿真的v文件