当你写了verilog程序的时候，如果想要仿真，则一定要建立testbench文件是吗？同时一定要修改此文件是吗？
2个回答
展开全部
那只是一个文件名字而已，你也可以命名成其他的吧，个人觉得，只要在文件里面包含了所要测试的模块就行了吧
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
类别
我们会通过消息、邮箱等方式尽快将举报结果通知您。
说明
0/200
