求教一个verilog的nand的用法问题
展开全部
module dj(a,b,c,d,clk,res,led1,led2,led3,led4);
input a,b,c,d;
input clk,res;
output led1,led2,led3,led4;
reg led1,led2,led3,led4;
reg k;
always @(clk)
begin
if(res==0)
begin
led1<=0;
led2<=0;
led3<=0;
led4<=0;
k<=0;
end
else
begin
if(k==0)
begin
if(a)
begin
led1<=1;
k<=1;
end
else
if(b)
begin
led2<=1;
k<=1;
end
else
if(c)
begin
led3<=1;
k<=1;
end
if(d)
begin
led4<=1;
k<=1;
end
end
end
end
endmodule
input a,b,c,d;
input clk,res;
output led1,led2,led3,led4;
reg led1,led2,led3,led4;
reg k;
always @(clk)
begin
if(res==0)
begin
led1<=0;
led2<=0;
led3<=0;
led4<=0;
k<=0;
end
else
begin
if(k==0)
begin
if(a)
begin
led1<=1;
k<=1;
end
else
if(b)
begin
led2<=1;
k<=1;
end
else
if(c)
begin
led3<=1;
k<=1;
end
if(d)
begin
led4<=1;
k<=1;
end
end
end
end
endmodule
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
佳达源
2024-10-23 广告
深圳市佳达源电子有限公司主要经营，电子产品销售:电子元器件批发:电子元器件要售:计算机软硬件及辅助设备批发:计算机软硬件及辅助设备零售;家居用品销售;家具销售;灯具销售;安防设备销售;日用百货销售;厨具卫具及日用杂品零售:日用家电零售:五金...
点击进入详情页
本回答由佳达源提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
